

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applic. No. : 09/761,594 Confirmation No. 5815

Applicant : Hans-Jürgen Hacke et al.

Filed : January 16, 2001

Title : Semiconductor Device in Chip Format and

Method for Producing It

Examiner : John T. Haran Group Art Unit : 1733

Docket No. : GR 98 P 4137 P Customer No. : 24131

DECLARATION under 37 C.F.R. § 1.131

The undersigned hereby declare(s):

The invention of the above-identified application was "reduced to practice" prior to July 6, 1998.

Enclosed, as corroborating evidence is the Invention

Declaration/Disclosure (Erfindungsmeldung) signed and dated by

the Inventors.

The undersigned declares that all statements made herein of his own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were made with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment, or both, under 18 U.S.C. § 1001 and

such	willful	false	statements	may jeopardize	the	validity	of
the a	applicati	on or	any patent	issued thereon	•		

Saus- Ju Sava	Date: 12.1.04
Hans-Jürgen Hacke	
	•
•	
	Date:
Klaus-Peter Galuschki	

the	applicati	on o	r any	patent	issued	thereon.		
					_	Date: _		
Han	s-Jürgen H	lacke						
	•							
		elus	Wi		_	Date: _	09.01.2	2004
123 m	va. Botorlk	alne	chki					

such willful false statements may jeopardize the validity of

ME **ERFINDUNGSMELDUNG** Vertraulich! Aktenzeichen der PA Bitte verschl ss n weitersenden! Siemens AG Bereits vorab an ZT PA übermittelt per FAX 🗆 bzw. Beteiligungsgesellschaft Wenn ja - bitte u n b e d l n g t ankreuzen: ICh/Vil' (Vor- und Nachnume der/des Erfinder[e] - weitere Angaben und Unterschrift[en] letzte Seite) Anzahi der Erfinder: Hans-Jürgen Hacke, Klaus-Peter Galuschki 2 26.1.98 melde[n] hiermit die auf den folgenden Seiten vollständig beschriebene Erfindung mit der Bezeichnung: Verfahren zum Herstellen von Chip-Size-Packages auf Waferebene An Vorgesetzten der/des Erfinder[s] Eingang am: Herm/Frau Gamalski ZT ME 6 30.1.9€ mit der Bitte, die nachstehenden Fragen zu beantworten: a) Wann ging die Erfindungsmeldung bei Ihnen ein? b) Geht die Erfindung auf öffentlich geförderte Arbeiten zurück? nein ja, Vorhaben: Ab Eingang tauft gesetzliche Frist! c) Gibt es ein zugehöriges internes FuE-Projekt? nein Dia, Projekt: Innovative Montagever abren Nur bei ZT-Erfindungen auszufüllen: The Innovative Montageverfahren Projekt-Nr. Entwicklungs projekt Forschungs-projekt **Dringlichkeitsvermerk** d) Anmeldung wird empfohlen □ nein 🗷 ja Kosten trägt (Organisationseinheit): HU Die Erfindung betrifft nicht unser Interessengebiet. Es sind noch folgende Dienststellen zu befragen: Bitte wegen gesetzlicher Frist sofort weiterleiten II. Eingang am: ZT PA (Patentabteilung) PA Bln Ståndort: (z.B.: Mch/M, Erl/S, Bin/N, Khe/R) 17, FEB, 1998 Eing. zur weiteren Veranlassung.

1

Aktenzeichen der PA

- 1. Welches technische Problem soll durch Ihre Erfindung gelöst werden?
- 2. Wie wurde dieses Problem bisher gelöst?
- 3. In welcher Weise löst Ihre Erfindung das angegeben_technische Problem (geben Sie Vort_tile an)?
- 4. Worin liegt der erfinderische Schritt?
- 5. Ausführungsbeispiel(e) der Erfindung

zu 1.: Bauformen integrierter Schaltungen, die nur unwesentlich größere, bzw. gleiche Dimensionen wie die integrierte Schaltung haben, werden Chip-Size- oder Chip-Scale-Packages genannt. Dabei wird das feine Anschlußraster des IC durch Zwischenträger auf gröbere Abstände transformiert und mit lötfähigen Anschlüssen in Form von Lotkugeln oder Metallbändchen versehen. Der Zwischenträger hat weiterhin die Aufgabe, den infolge unterschiedlicher thermischer Ausdehnungskoeffizienten von Silizium und z.B. Leiterplattenmaterial der Flachbaugruppe resultierenden mechanischen Stress aufzunehmen und von den Verbindungsstellen fernzuhalten. Im SMD-Montageprozeß können diese Packages normal weiterverarbeitet werden. Die Herstellung dieser Packages kann auf Waferlevel, d.h. für alle Chips eines Wafers gleichzeitig, oder in Einzelfertigung erfolgen. Das erfindungsgemäße Vefahren bezieht sich auf die Herstellung von Chip-Size-Packages auf Waferebene.

zu 2.: Bisher kommen vorzugsweise Verfahren der Einzelherstellung zum Einsatz. Das vereinzelte Chip wird auf einem Zwischenträger befestigt und mit den Außenanschlüssen verbunden. Der Zwischenträger kann von unterschiedlicher Art (starr, flexibel, Leadframe) sein. Zur elektrischen Verbindung von Zwischenträger und Chipanschlüssen kommen ebenfalls verschiedene Verfahren (Draht-, Flip-Chip- oder TAB-Kontaktierung) zum Einsatz. Die Außenanschlüssen des Gehäuses bestehen vorzugsweise aus Lotkugeln. Im Falle von Leadframeträgern bestehen die Anschlüsse aus lötfähigen Metallbändchen.

Eine wesentliche Reduzierung der Herstellungskosten ist nur noch durch die gleichzeitige Bearbeitung der Chips im Waferverbund möglich

Ein Verfahren bedient sich z.B. der Dünnfilmtechnik zur Herstellung der Umverdrahtung wobei abwechselnd Dielektrika und Metallschichten abgeschieden und strukturiert werden.

Ein anderes kapselt die Chips im Scheibenformat zwischen zwei Glasplatten und führt die angeschnittenen und in Dünnfilmtechnik kontaktierten Anschlüsse auf die Gehäuserückseite. Es ist auch ein Verfahren bekannt, bei dem vorgefertigte flexible Strukturen auf den Wafer geklebt und dort mit den Chipanschlüssen kontaktiert werden.

zu 3.: Das erfindungsgemäße Verfahren betrifft die Herstellung von Chip-Size-Packages auf Waferebene, Es verwendet die Dünnfilmtechnik zur einfachen und kostengünstigen Transformation des feinen Chipanschlußrasters auf gröbere, SMD-taugliche Raster sowie zur einfachen (simultanen) Kontaktierung der Chipanschlüsse. Die Dünnfilmmetallisierung transformiert außerdem die nur drahtbondbare Aluminiummetallisierung der Chips in ein löt-bzw. klebgeeignetes Schichtsystem. Das nachfolgend aufzubringende Dielektrikum unterstützt die mechanische Entkopplung von Chip und späterem Substrat. Es schafft Distanz zwischen Chip und Substrat. Das Dielektrikum kann mit einfachen, kostengünstigen Verfahren aufgebracht und strukturiert werden. Das Dielektrikum dient außerdem als Schablone zum Einrakeln leitfähigen Materials. Dieses leitfähige Material besteht vorzugsweise aus Leitkleber, jedoch ist ebenfalls die Verwendung von Lotpaste möglich. In den nicht ausgehärteten Leitkleber, bzw. die nasse Lotpaste, werden vorzugsweise metallisierte Kunststoffkugeln gesetzt. Anschließend wird der Kleber ausgehärtet, bzw. die Paste umgeschmolzen. Dieser Aufbau ermöglicht eine hervorragende mechanische Entkopplung. Zunächst wird durch das Dielektrikum ein großer Abstand zwischen Chip und Kunststoffkugel erreicht. Der Leitkleber und die Kunststoffkugel verfügen außerdem über wesentlich bessere elastische Eigenschaften als vergleichbare Lösungen, die vollständig aus Lotmaterial realisiert sind. Die elastische Verbindungselemente besitzen außerdem ein wesentlich besseres Alterungsverhalten bei mechanischer Wechsellast, Der zusätzliche Einsatz von Underfüller aus Zuverlässigkeitsgründen ist nicht erforderlich.

zu 4.: Der erfindensche Schritt liegt in der Kombination von Dünnfilmtechnik und Applikation einer dickeren dielektrischen Schicht auf Wafereben zur Kostenreduzierung sowie im Einsatz von Abstandshalter (dielektrische Schicht) und elektrisch leitfähigen, elastisch n Verbindungselementen (Leitkleber und metallisierte Kunststoffkugel).

6. Zur weit	eren Erläuterung sind als Anlagen beigefügt:
3	Blatt der Darstellung eines oder mehrerer Ausführungsbeispiele der Erfindung;
0	Blatt zusätzliche Beschreibungen (z.B. Laborberichte, Versuchsprotokolle);
44	Blatt Literatur, die den Stand der Technik, von dem die Erfindung ausgeht, beschreibt; *)
1	sonstige Unterlagen (z.B. Disketten, insbesondere mit Zeichnungen der Ausführungsbeispiele)

^{*)} Bitte Fotokopien oder Sonderdrucke aller zitierten Veröffentlichungen (Aufsätze vollständig; bei Büchern die reieventen Kapitel) mit vollständigen bibliographischen Doten beifügen.

Blat	t 4/5	Aktenzeichen der PA
7.	Welc	he Dienststellen sind an der Erfindung interessiert? ZT, HL
8.	Wurd	e die Erfindung bereits erprobt (Durchführung von Versuchen, Anfertigung von Mustern)?
		iein
	_	relche Erzeugnisse ist die Erfindung anwendbar? Halbleiterbauelemente
10.	ist die	e Anwendung der Erfindung vorgesehen?
		ein ja, bei: abhängig vom Erprobungsergebnis
11.	lst eir	auf der Erfindung beruhendes Erzeugnis geliefert oder ist eine Lieferung beabsichtigt?
		ein ja, (voraussichtlich) am ; Bezeichnung des Erzeugnisses: s. Pkl. 10.
12.	lst eir	ne Veröffentlichung der Erfindung beabsichtigt oder bereits erfolgt?
		einin Buch, Zeitschrift. s. Pkt. 10.
13.	lst eir	ne Mitteilung der Erfindung an Firmenfremde beabsichtigt oder bereits erfolgt?
	⊠n	ein 🔲 ja, (voraussichtlich) am an
14.	Es wi	rd gebeten, soweit möglich, die folgenden Kriterien abzuschätzen:
	a	Umgehungsschwierigkeit
		Umgehungslösung bekannt oder leicht realisierbar
		mit geringerem Aufwand in kurzer Zeit realisierbar
		erfordert erheblichen Entwicklungs- oder technischen Aufwand
		sind wirtschaftlich nicht vertretbar
	b	Schutzrecht nicht umgehbar, Grundsatzpatent, "Standard"
	b	Bedeutung für die Konkurrenz Schutzrecht interessiert kaum
		Interesse möglich
		Interesse wahrscheinlich
		große Bedeutung (Benutzung notwendig, Standard)
	C	Nachweismöglichkeit einer Verletzung
	•	Nachweis nicht möglich
		Nachweis schwierig und sehr teuer
		Nachweis nur mit mittleren Aufwand möglich
		Nachweis einfach (z.B. am Erzeugnis sichtbar, nicht umgehbarer Standard) Bedeutung für laufende und geplante eigene Produkte
	•	(technische, funktionelle oder wirtschaftliche Verbesserung)
		keine oder minimale Verbesserung
		geringe Verbesserung
		mittlere Verbesserung große oder sehr große Verbesserung
	e	Bedeutung für langfristig realisierbare Produkte
	_	keine oder minimale Verbesserung
		geringe Verbesserung
		mittlere Verbesserung
		große oder sehr große Verbesserung
	f	Benutzung (eigene) Sicher nicht bei 21
		weniger wahrscheinlich wahrscheinlich
		fest geplant
	0	
	g	Sonstiges Standardisierung von CSP ist in Vorbereitung (s. Anlage 2) Weitere Hinweise oder nähere Angaben zu Standards, zur zukünftigen Bedeutung, zur Relevanz für
		einzelne Länder usw.
	h	Marktvolumen in 2001 1.2 Bn pieces of CSP; 0.9-1.2 cent/IO; 50 IO; nach BPA -> 600 Mio \$/2001
		Die Summe der zu erwartenden weltweiten Umsätze auf dem von der Erfindung betroffenen technischen
		Gebiet.

15. Angaben zur Person de	Hacke		Galuschki		{		i	
Name			1					
Geburtsname								
Vomame	Hans-Jürg	en	Klaus-Pete	ег				
akad. Grad/Titel/Beruf	DiplIng.		Oring.					
zum Zeitpkt. der Erfindung: Werk- stud./Diplomand/Doktorand?		itte Vertrag eifügen	, -	itte Vertrag eifügen		oitte Vertrag oeifügen	:, —	itte Vertrag eifügen
Tätigkeit/Stellung im Betrieb (z.B. Laborvorsteher u.s.)	Projektleit	er	Projektleit	er ·				
Arbeitgeber falls nicht Siemens AG								
Bereich	ZT		ZT					
Abteilung	ME6		ME6					
tandort	Mch P		Bin S					
Telefon (Amt)	45060		25598					
Telefax (Amt)	48555		26843					
E-Mail								
Staatsangehörigkeit	deutsch		deutsch					
Privatanschrift								
Straße, Haus-Nr.	Malojaweg	7	Schulzend	orfer Str. 94				
Postleitzahl, Wohnort	81475 MQI	nchen	12526 Ber	lin				
Geburtsdatum	23.3.38		10.5.61					
Abrechnende Personaldienststelle ~ler APD-Nr. *)	160-04447	'4	160-24774	12				
Personalnummer *)			<u> </u>					
ist dies ihre 1. Erfindung?	☐ ja		☐ ja		☐ ja		☐ ja	
16. Liegt die Erfindung auf a) fhrem Arbeitsgebiet?	⊠ja	nein	⊠ja	nein	□ja	nein	∐ja	nein
b) einem anderen Arbeitsge- biet Ihres Arbeitgebers?	□ja	nein	□ja	nein	i □ja	⊟nein	□ja	nein
17. Welchen Anteil an der Erfindung haben Sie?) %		D %		%		%
18. Wurde oder wird die Erfin-	ja	⊠nein	□ja	⊠nein	□ja	nein	[]ja	nein
dung auch als VV gemeidet? 19. Falls Sie die Erfindung als freie Erfindung ansehen, bitte begründen:		117		256				
Meines/unseres Wissens sind keine weiteren Per- sonen an der Erfindung be- teiligt.	26.1.38	doiso	27.1.98	Plusels				

(Unterschrift)

(Unterschrift)

 $^{^{\}pm}$) Bitte aus Finnenausweis oder Gehaltsabrechnung entrehmen

Zu G.) Mis filmung Brispiel

Prozeßtechnologie für Low-Cost CSP im Waferlevel

Nr.	Zeichnung	Prozeßschritte	Anmerkungen
1	And The State Control of the Control	Wafer im Ausgangszustand	freiliegende Aluminiumbond- pads mit Chippassivierung ab- gedeckt
2	Page tight (Charles College Angele salve S	Aufbringen einer Dünn- filmmetallisierung evtl. galvanische Verstär- kung	 Dünnfihmmetallsierung als Mehrschichtsystem wie bei UBM Funktion der Kontaktierung der Al-Pads und Transforma- tion auf löt-und klebgeeignete Metallsierung
3	in the second se	Strukturieren der Dünn- filmmetallisierung	Transformation des Bondpad- rasters auf leichter handhabba- re, gröbere Struktur
4	A CONTRACTOR OF THE STATE OF TH	Aufbringen der Dünnfilm- passivierung	Abdeckung der UBM bzw. Schutz der Chippassivierung
5	The Children of the Children o	Öffnen der Passivierung für Bauteilanschluß	 phototechnisch oder Laser läßt sich evtl. mit dem übernächsten Schritt gemeinsam realsieren
6		Aufbringen eines dicken	Aufringen durch Siebdrucken,
		Dielektrikums	Schleudern oder Auflaminic- ren cvtl. Auflaminieren eines ge- lochten Films
7		Öffnen des Dielektriums für Bauteilanschluß	phototechnisch oder Laser evtl. Öffnung bereits durch Siebdruck oder gelochten Films vorhanden
8		Füllen der Anschlußöffnung mit leitfähigem Material	 Einrakeln vo leitfähigem Material evtl. kann Dielektrikum als Schablone dienen Material kann aus Lotpaste oder Leitkleber bestehen

- 1. What technical problem is to be solved with your invention?
- 2. How has this problem been solved until now?
- 3. How does your invention solved the given technical problem (give advantages)?
- 4. What is the inventive step?
- 5. Exemplary embodiment(s) of the invention.

Regarding item 1: Structural forms of integrated circuits which have only slightly larger or the same dimensions as the integrated circuits are called chip size or chip scale packages. The fine connection raster of the IC is transformed to coarser distances by means of intermediate carriers and is provided with connection which can be soldered in the form of solder spheres of metal ribbons. The intermediate carrier also has the object to absorb the mechanical stress resulting from the different thermal expansion coefficients of silicon and, for example, printed circuit board material of the flat component and to keep them from connection locations. In the SMB assembly process, these packages can normally be further processed. The production of these packages can take place on the wafer level, i.e. simultaneously for all chips of a wafer, or in individual production. The method according to the invention pertains to the production of chip-size packages of wafer plane.

Regarding item 2: Presently, method of individual production are preferably used. The individual chip is attached on a subcarrier and connected with the outer connections. The subcarrier can be made of different types (rigid, flexible, leadframe). For the electrical connection of subcarriers and chip connections, different methods are also used (wire, flip-chip, or TAB contacting). The outside connections of the housing preferably consist of solder spheres. In the case of leadframe carriers, the connections consist of metal ribbons that can be soldered. An essential reduction of the production costs is only possible by the simultaneous processing of the chips in wafer systems.

A method uses thin film technology, for example, for producing the rewiring whereby dielectric and metal layers are alternately deposited and structured.

Another method encapsulates the chips in a disk-shaped format between two glass plates and guides the cut connections contacted in thin-film technology to the rear

side of the housing. Also, a method is known where pre-manufactured flexible structures are glued on the wafer and are contacted there with the chip connections.

Regarding item 3: The method according to the invention pertains to the production of chip-size packages on wafer plane. It uses thin-film technology for simple and cost-efficient transformation of the fine chip connection raster to coarser, SMDsuitable raster as well as for simple (simultaneous) contacting of the chip connections. The thin film metalization furthermore transforms the aluminum metalization of the chips which can only be wire bonded into a solder or glue-suitable layer system. The dielectric which is to be applied subsequently supports the mechanical decoupling of chip and later substrate. It creates distance between chip and substrate. The dielectric can be applied and structured with simple cost-efficient methods. The dielectric furthermore serves as a template for conductive material. This material preferably consists of glue, but the use of soldering paste is also possible. Metalized plastic spheres are preferably inserted into the not yet hardened flue, or the wet soldering paste. Subsequently, the glue is hardened or the paste is remelted. This construction enables an excellent mechanical decoupling. First, a larger space between chip and plastic sphere is achieved by means of the dielectric. The glue and the plastic sphere furthermore have essentially better elastic characteristics than comparable solutions which are realized completely from soldering material. The elastic connection elements furthermore have an essentially better aging behavior at mechanical alternating loads. The additional use of underfiller for reasons of reliability are not necessary.

Regarding item 4: The inventive step lies in the combination of thin film technology and application of a thicker dielectric layer on wafer plane for the purpose of reducing costs as well as in the use of space maintainers (dielectric layer) and electrically conductive, elastic connection elements (glue and metallic plastic sphere).

- 6. For further explanation, enclosed are:
- 3 pages of illustration of one or more exemplary embodiments of the invention;
- <u>0</u> pages of additional description (for example laboratory reports, test protocols);
- 44 pages of literature describing the state of the art on which the invention is based*
- <u>1</u> other documentation (for example diskettes, in particular with drawings of the exemplary embodiments):
- * please enclose photocopies or special prints of all cited publications (complete essays; relevant chapters for books) with complete bibliographical data